

DIALOG(R)File 352:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

015704122 **Image available**

WPI Acc No: 2003-766315/200372

XRPX Acc No: N03-613803

Reflective/transflective type LCD panel manufacturing method involves
applying predetermined voltage to panel regions, through electrode
terminals provided on color filter and thin film transistor substrates

Patent Assignee: FUJITSU DISPLAY TECHNOLOGY CO LTD (FUJI-N); FUJITSU
DISPLAY TECHNOLOGIES KK (FUJI-N)

Inventor: MARUYAMA Y; TANAKA Y

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
US 20030162317	A1	20030828	US 2003372609	A	20030219	200372 B
JP 2003248208	A	20030905	JP 200247185	A	20020222	200372
CN 1439921	A	20030903	CN 2003103700	A	20030221	200380

Priority Applications (No Type Date): JP 200247185 A 20020222

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
US 20030162317	A1		20	H01L-021/00	
JP 2003248208	A		12	G02F-001/13	
CN 1439921	A			G02F-001/1341	

Abstract (Basic): US 20030162317 A1

NOVELTY - A color filter (CF) substrate (120) is combined with a thin film transistor (TFT) substrate (10) to form multiple LCD panel regions. The predetermined voltage to inspect display defects, is applied to the panel regions, through the electrode terminals (30,40) provided on the CF and TFT substrates.

USE - For manufacturing reflective/transflective type LCD panel.

ADVANTAGE - The manufacturing cost of the LCD panel is reduced with enhanced production efficiency.

DESCRIPTION OF DRAWING(S) - The figure shows an explanatory view of the reflective/transflective type liquid crystal display panel.

TFT substrate (10)

CF substrate (20)

electrode terminals (30,40)

pp; 20 DwgNo 2/14

Title Terms: REFLECT; TYPE; LCD; PANEL; MANUFACTURE; METHOD; APPLY;
PREDETERMINED; VOLTAGE; PANEL; REGION; THROUGH; ELECTRODE; TERMINAL;
COLOUR; FILTER; THIN; FILM; TRANSISTOR; SUBSTRATE

Derwent Class: P81; P85; S02; U11; U14

International Patent Class (Main): G02F-001/13; G02F-001/1341; H01L-021/00

International Patent Class (Additional): G02F-001/133; G02F-001/1337;

G02F-001/1339; G09F-009/35

File Segment: EPI; EngPI

?

(51) Int. Cl. ⁷	識別記号	F I	テーマコード (参考)
G02F 1/13	101	G02F 1/13	2H088
1/1337		1/1337	2H090

審査請求 未請求 請求項の数 9 O L (全12頁)

(21) 出願番号 特願2002-47185(P 2002-47185)

(22) 出願日 平成14年2月22日(2002.2.22)

(71) 出願人 302036002

富士通ディスプレイテクノロジーズ株式会
社神奈川県川崎市中原区上小田中4丁目1番
1号

(72) 発明者 田中 義規

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74) 代理人 100108187

弁理士 横山 淳一


最終頁に続く

(54) 【発明の名称】 液晶表示パネルの製造方法

(57) 【要約】

【課題】 液晶表示パネル領域が多数枚配置された多面取り基板を切断して個々の液晶表示パネルに分割する前に、多数枚分の液晶表示パネル領域の全てに電圧を印加して、表示欠陥の検査や液晶成分中のモノマーの重合および液晶の配向制御を行なうことで、電圧印加工程を短縮し製造コストの低減を図る。

【解決手段】 個々の表示パネルに切断する前のマザーボードの状態では液晶の注入が可能な滴下注入プロセスを用い、一対のガラス基板を貼り合わせた後、個々の表示パネルに切断する前に電圧印加を行ない、パネルのセル化プロセスに必要な表示欠陥試験(点灯試験)/プレチルト制御/配向処理を行なう。



【特許請求の範囲】

【請求項 1】多面取り用の第 1 の基板に所定量の液晶を滴下する液晶滴下工程と、

前記液晶が滴下された前記第 1 の基板に第 2 の基板を貼り合せ、多数枚分の液晶表示パネル領域を形成する基板貼り合せ工程と、

貼り合わせた一对の前記第 1 及び第 2 の基板を個々の液晶表示パネルに分割する分割工程の前に、前記第 1 又は第 2 の基板に設けられた電極端子から前記液晶表示パネル領域に所定の電圧を印加する電圧印加工程とを有することを特徴とする液晶表示パネルの製造方法。

【請求項 2】請求項 1 記載の液晶表示パネルの製造方法において、

前記電圧印加工程は、

前記液晶表示パネル領域の表示欠陥を検出する表示欠陥検査工程を有することを特徴とする液晶表示パネルの製造方法。

【請求項 3】請求項 1 又は 2 に記載の液晶表示パネルの製造方法において、

前記電圧印加工程は、

電圧を印加しながら前記液晶に紫外線を照射して前記液晶成分中のモノマーを重合させる工程を有することを特徴とする液晶表示パネルの製造方法。

【請求項 4】請求項 1 又は 2 に記載の液晶表示パネルの製造方法において、

前記電圧印加工程は、

電圧を印加しながら前記液晶を加熱して前記液晶の配向を制御する配向制御工程を有することを特徴とする液晶表示パネルの製造方法。

【請求項 5】請求項 1 乃至 4 のいずれか 1 項に記載の液晶表示パネルの製造方法において、

前記第 1 又は第 2 の基板に設けられた前記電極端子の端子面を露出させる端子面露出工程をさらに有することを特徴とする液晶表示パネルの製造方法。

【請求項 6】請求項 5 記載の液晶表示パネルの製造方法において、

前記端子面露出工程は、

前記端子面が露出するように、同一サイズの前記第 1 及び第 2 の基板を相対的にずらすことを特徴とする液晶表示パネルの製造方法。

【請求項 7】請求項 5 記載の液晶表示パネルの製造方法において、

前記端子面露出工程は、

前記端子面が露出するように、前記第 1 及び第 2 の基板を貼り合わせた後に、前記端子面に対向する基板領域を切断することを特徴とする液晶表示パネルの製造方法。

【請求項 8】請求項 5 記載の液晶表示パネルの製造方法において、

前記端子面露出工程は、

前記端子面が露出するように、基板サイズの異なる前記

第 1 及び第 2 の基板を重ね合わせることを特徴とする液晶表示パネルの製造方法。

【請求項 9】請求項 1 乃至 8 のいずれか 1 項に記載の液晶表示パネルの製造方法において、

前記多数枚の液晶表示パネル領域は、互いに所定角度で回転して配置されていることを特徴とする液晶表示パネルの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、1 枚のガラス基板（マザーガラス）から多面取り（多数個取り）によって多数枚の液晶表示パネルを切り出して製造する液晶表示パネル（LCD パネル）の製造方法に関する。

【0002】

【従来の技術】図 13 は真空注入法を適用した従来の液晶表示パネルの製造工程の流れを示している。液晶表示パネルの製造工程において、対向する 2 枚のガラス基板間に液晶を封止する際、画素電極や共通電極及び各種配線が形成された 2 枚のガラス基板を所定の空隙を介して貼り合わせ、真空雰囲気中で貼り合せ端部に設けた開口から空隙内に液晶を注入する真空注入法が用いられる。1 枚のガラス基板から複数枚の LCD パネルを切り出す多面取りの場合は、図 13 に示すように、まず、複数の TFT 基板領域が形成された TFT 基板用基板と、TFT 基板領域に対応して形成された複数の CF 基板領域が形成された CF 基板用基板とを貼り合わせる。次いで、所定のスクライブラインに沿ってブレード（切断）して個々の液晶表示パネルに切断後、真空チャンバ内で毛細管現象を利用して液晶を注入する。

【0003】一方、最近の LCD パネル製造技術として、多面取りのガラス基板（例えば TFT 基板用基板）上の各 TFT 基板領域上に液晶を滴下してから CF 基板用基板と貼り合わせて液晶を封止する滴下注入法が用いられるようになってきている。図 14 は滴下注入法を適用した従来の液晶表示パネルの製造工程の流れを示している。多面取りの TFT 基板用基板上の各 TFT 基板領域にセルギャップを維持させるための柱状スペーサを形成する。配向膜を印刷した後、必要ならラビング処理を施す。次いで、滴下量を制御しつつ液晶を各 TFT 基板領域内に滴下させる。

【0004】多面取りの CF 基板用基板上の各 CF 基板領域は、配向膜を印刷した後、必要ならラビング処理を施し、紫外線（UV）照射で硬化するシール材を各 CF 基板領域周囲に塗布する。TFT 基板用基板上に CF 基板用基板を位置合わせして重ね合わせ、紫外線を照射してシール材を硬化させて 2 枚のマザーガラスを貼り合わせる。このように滴下注入法は、液晶封止に長時間を要する真空注入法に比較して極めて短時間でパネルを作製できるという利点を有している。また、真空注入方法ではマザーガラスから個々の液晶表示パネルを切り出した

後に液晶注入が行われ、滴下注入方法の場合には、マザーガラスの段階で液晶注入が完了しているという相違がある。

【0005】ところで、液晶表示パネルのセル化工程において、液晶注入後に電圧を印加する作業が必要な工程がいくつかある。図13および図14では電圧を印加する必要がある工程にハッチングを施して示している。

【0006】液晶注入後に電圧を印加する作業として通常行われるのは、TAB (tape automated bonding) 方式でドライバIC等を実装するモジュール工程前に各セルを点灯して良否判定を行うパネル試験工程である。マザーガラス上に複数枚のパネルレイアウトが可能な多面取りの場合、各液晶表示パネルの表示欠陥検査は、マザーガラスから各々の液晶表示パネルを切り出した後、液晶表示パネル毎に個別に所定の電圧を印加して画素の点灯／非点灯を検査することにより行われる。

【0007】上述の表示欠陥検査の他に液晶表示パネルに電圧を印加する工程としては以下の二つがある。一つは、モノマー等を混入した液晶材料を用い、当該モノマーをポリマー化して液晶配向の安定化を図る液晶配向安定化方法を利用する場合である。ポリマーを用いた液晶配向安定化方法では、まず、例えば負の誘電率異方性を有する垂直配向液晶 (VA液晶) 中に、紫外線照射でポリマーになるモノマー等を添加する。次いで、当該液晶を2枚の基板間に封止した後に、当該液晶に所定の電圧を印加しつつ紫外線を照射してモノマーをポリマー化する。当該ポリマーにより液晶のプレチルト角が制御される。液晶のプレチルト角は例えば液晶への印加電圧の大きさに依存する。

【0008】他の一つの電圧印加工程としては、強誘電液晶を用いる場合である。強誘電液晶は、配向方位を整えるために加熱状態で電圧を印加する必要がある。液晶材料として $ISO \rightarrow N^* \rightarrow SmC^*$ の相転移系列を示す材料を用いた場合、通常は SmC^* 相において自発分極の方向が反転したドメイン領域が形成される。このドメイン領域により全面に様な配向を得ることができないが、 $N^* \rightarrow SmC^*$ 転移近傍において直流 (DC) バイアスを液晶に印加することで様な配向が得られるようになる。このため基板間に強誘電液晶を封止した後、温度を相転移点まで上げて電圧を印加する工程が必要になる。

【0009】これらの電圧印加工程は、LCDパネルに電圧を印加するための端子部を露出させる必要がある。このため、マザーガラス上に複数のパネル領域が配置される多面取りの場合には、マザーガラスを切断して個々の液晶表示パネルに切り出して、個々の液晶表示パネル毎に電圧印加を行う。

【0010】

【発明が解決しようとする課題】ところで、多面取り品

種の場合には1枚のマザーガラスから得られるパネル数は数枚～数十枚以上にもなる。このため、図13及び図14に示すように、マザーガラスから個々の液晶表示パネルを切り出してから、個々の液晶表示パネルに対して電圧印加作業を行うのでは、多数の液晶表示パネルを検査装置に搬送したり搬出したりする作業が煩雑になる。このため、電圧印加工程に長時間が必要になり、製造タクトが増加するという問題が生じている。また、電圧印加作業自体も工数増となるため、生産効率の低下要因となっている。

【0011】本発明の目的は、製造タクトの増加を抑え生産効率を向上できる液晶表示パネルの製造方法を提供することにある。

【0012】

【課題を解決するための手段】前記課題を解決するため本発明に係る液晶表示パネルの製造方法は、個々のLCDパネルに切断する前のマザーガラスの状態で液晶の注入が可能な滴下注入プロセスを用い、2枚のマザーガラスを貼り合わせた後、個々のLCDパネルに切断する前に電圧印加工程を実施して、LCDパネルのセル化プロセスに必要な表示欠陥試験 (点灯試験) やプレチルト制御あるいは配向処理を行うことを特徴とする。

【0013】この際、2枚のマザーガラスを貼り合わせた状態で電圧を印加できるようにするため、(1)異なるサイズのマザーガラスを貼り合わせる、(2)同一サイズのマザーガラスをずらして貼り合わせる、(3)同一サイズのマザーガラスを貼り合わせた後に一方のマザーガラスのみを切断する、のいずれかの方法を用いて電圧印加工程で用いる電極端子面を露出させ、プロービングまたはTAB、COG実装等により必要な電圧を印加できるようにする。

【0014】また、電極パターンは電圧印加が容易になるように、マザーガラス上に複数配置した各々のLCDパネル領域の電極同士を電氣的に接続し、特定箇所からの電圧印加を可能としている。

【0015】本発明に係る液晶表示パネルの製造方法によれば、複数枚配置のパネル化工程において、個々の液晶表示パネルに分割する前のマザーガラスの貼り合わせ状態で、各々のLCDパネル領域全てに電圧印加を行うことができ、簡易な装置でLCDパネルの表示欠陥の検査、あるいはポリマーを利用した液晶配向安定化工程の実施や配向制御が可能となる。

【0016】

【発明の実施の形態】本発明の一実施の形態による液晶表示パネルの製造方法について図1乃至図12を用いて説明する。図1は本実施の形態に係る液晶表示パネルの製造方法の手順を示す工程図である。図1におけるTF基板用基板 (TF基板用マザーガラス) 10は、透明絶縁基板として例えばガラス基板が用いられる。TF基板用基板10上には多数枚分のTF基板領域が形

10

20

30

40

50

成されている。各TFT基板領域には、複数の走査バスラインと複数の信号バスラインとが絶縁膜を介して互いに交差して配線されている。各バスラインで画定される各画素領域にはTFT（薄膜トランジスタ）と画素電極、及び蓄積容量電極等が形成されている。TFTは各画素の画素電極に階調電圧を印加する際のスイッチング素子として機能する。

【0017】図1におけるCF基板用基板（CF基板用マザーガラス）20にも透明絶縁基板として例えばガラス基板が用いられている。CF基板用基板20上には多数枚分のCF基板（対向基板）領域が形成されている。各CF基板領域には、各TFT基板に形成された画素電極に対向配置される共通電極やカラーフィルタ（CF）等が形成されている。

【0018】図1に示すように、本形態による液晶表示パネルの製造方法では、まず、TFT基板用基板10の各TFT基板領域に柱状スペーサを形成する（ステップS1）。次いで各TFT基板領域に、例えばポリイミド等からなる配向膜を印刷法により形成し（ステップS2）、必要に応じてラビング処理を施す（ステップS3）。次いで、滴下注入法を用いてTFT基板用基板10上の各TFT基板領域に所定量の液晶を滴下する（ステップS4）。

【0019】一方、CF基板用基板20の各CF基板領域に対しても、例えばポリイミドからなる配向膜を印刷法により形成し（ステップS5）、必要に応じてラビング処理を施す（ステップS6）。次いで、基板貼り合わせ用の例えば光硬化性のシール材を所定のディスペンサを用いて各CF基板領域周辺部に塗布する（ステップS7）。

【0020】次に、各TFT基板領域に液晶が滴下されたTFT基板用基板10と、各CF基板領域周囲にシール材が塗布されたCF基板用基板20とを真空チャンバ内で位置合せして重ね合わせる（ステップS8）。次いで、チャンバ内を大気圧に戻して液晶を基板間に拡散させるとともに、シール材に紫外光（UV光）を照射して硬化させ、TFT基板用基板10とCF基板用基板20との貼り合わせが完了する（ステップS9）。

【0021】図1中でハッチングを施したブロックが電圧を印加する作業工程である。ステップS8およびステップS9により液晶を封止して対向配置された一対のマザーガラス10、20に多数枚配置された液晶表示パネル領域に対して、次に、ポリマーを利用した液晶配向安定化（図中「PS化」と表記している）処理（ステップS10）又は配向処理（ステップS11）を施す。

【0022】ポリマーを利用した液晶配向安定化工程（ステップS10）は、例えば負の誘電率異方性を有する液晶であって、光又は熱により重合する重合性成分（モノマーやオリゴマー）を含有する液晶材料を用いた場合に適用される工程である。このポリマーを利用した

液晶配向安定化工程（ステップS10）では、電圧を印加させながら紫外線（UV）を照射することで、液晶成分中のモノマーを重合させることにより液晶配向を安定化させる。

【0023】配向処理工程（ステップS11）は、自発分極を有する液晶を用いた場合に適用される工程である。この配向処理工程では、電圧を印加しながら加熱することによって、液晶の配向制御を行う。

【0024】ステップS10又はS11での液晶配向処理が終了したら、次に、表示検査工程に移行する（ステップS12）。表示検査工程では、一対のマザーガラスに複数形成された液晶表示パネル領域の各画素に電圧を印加することで、液晶の光学応答（点灯／非点灯）を利用して表示欠陥を検出する。表示欠陥がある液晶表示パネル領域には表示欠陥がある旨のマーク等が付与される。

【0025】表示検査工程により各画素が正常に点灯することが確認されたら、スクライプラインに沿って一対のマザーガラスをブレイクして個々の液晶表示パネルに分割する（ステップS13）。次いで、分割された個々の液晶表示パネルのガラス基板端辺に対して面取りを施し、また、偏光フィルムや種々の光学補償フィルムの積層処理（ラミネート処理）を施して個々の液晶表示パネルが完成する（ステップS14）。

【0026】次に、本実施の形態による液晶表示パネルの製造方法に用いられるTFT基板用基板10及びCF基板用基板20の貼り合わせ状態及び製造用電圧印加電極端子30、40の配置について図2乃至図5を用いて説明する。これら図2乃至図5では、一対のマザーガラスに12個の液晶表示パネル領域Pを多面取りする場合を例示している。

【0027】製造用電圧印加電極端子30、40が形成された端子面を露出させるには、図2に示すように異なるサイズのマザーガラスを貼り合わせる方法がある。図2の例では、TFT基板用基板10端部周囲の隣接2辺に製造用電圧印加電極端子30、40の形成された端子面が形成されている。そして、CF基板用基板20の基板サイズはTFT基板用基板10の端子面が露出する大きさに形成されている。このように、基板サイズを異ならせて2枚の基板を貼り合わせることで、製造用電圧印加電極端子30、40が形成された端子面を露出させることができる。

【0028】あるいは、図3に示すように同一サイズのマザーガラスをずらして貼り合わせるようにしてもよい。図3の例では、TFT基板用基板10とCF基板用基板20の基板サイズはほぼ同一であり、図1に示したステップS8での基板貼り合わせの際、TFT基板用基板10端部周囲の隣接2辺に形成された製造用電圧印加電極端子30、40の端子面が露出するように両基板10、20をずらして貼り合わせる。こうすることによ

り、製造用電圧印加電極端子 3 0、4 0 が形成された端子面を露出させることができる。

【 0 0 2 9 】 または、図 4 に示すように縦横の寸法が異なる 2 枚のマザーガラスを用い、当該マザーガラスの向きを異ならせて貼り合わせるようにしてもよい。図 4 の例では、T F T 基板用基板 1 0 と C F 基板用基板 2 0 とは基板サイズがほぼ同一であり、縦横の寸法が異なる長方形形状をしている。製造用電圧印加電極端子 3 0、4 0 が形成された端子面は、T F T 基板用基板 1 0 端部周囲の対向 2 辺に形成されている。図 1 に示したステップ S 8 での基板貼り合わせの際、T F T 基板用基板 1 0 端部周囲の対向 2 辺に形成された製造用電圧印加電極端子 3 0、4 0 の端子面が露出するように C F 基板用基板 2 0 をほぼ 9 0 ° 回転させてから貼り合わせる。こうすることにより、製造用電圧印加電極端子 3 0、4 0 が形成された端子面を露出させることができる。なお当然であるが、T F T 基板用基板 1 0 に形成された T F T 基板領域と C F 基板用基板 2 0 に形成された C F 基板領域とは、図 2 乃至図 4 に示す例示のそれぞれにおいて、基板貼り合わせ状態で所定の位置合せ範囲に入るようにパターンニングされている。

【 0 0 3 0 】 またあるいは、図 5 に示すように同一サイズの T F T 基板用基板 1 0 と C F 基板用基板 2 0 とを端辺を揃えて貼り合わせた後、T F T 基板用基板 1 0 端部周囲隣接 2 辺に形成された製造用電圧印加電極端子 3 0、4 0 の端子面が露出するように、端子面上の C F 基板用基板 2 0 を切断除去するようにしてもよい。こうすることにより、製造用電圧印加電極端子 3 0、4 0 が形成された端子面を露出させることができる。

【 0 0 3 1 】 次に、本実施の形態による液晶表示パネルの製造方法で用いる電圧印加方法について図 6 乃至図 8 を用いて説明する。上述のようにして端子面を露出させ、端子面上の製造用電圧印加電極端子 3 0、4 0 に微細な針（プローブピン）等でプロービングを行うことで電圧印加を実現する。なお、電圧印加のための電圧印加端子は、予め設けておいた共通電極パッドとしての製造用電圧印加電極端子 3 0、4 0 でもよいし、実際に T A B 実装または C O G 実装する実装端子でも何ら問題ない。

【 0 0 3 2 】 図 6 は T A B 端子部にプローブピンを接触させて電圧を印加する例を示している。この場合は、各端子に対応させてプローブピンを設ける必要があるので、全ての端子に電圧を印加するためには多数のプローブピンが必要になる。

【 0 0 3 3 】 図 7 は各製造用電圧印加電極端子 3 0、4 0 にプローブピンを接触させて電圧を印加する例を示している。T F T 基板用基板 1 0 上に形成された走査バスラインの各引き出し電極はその端部で走査バスライン共通電極 3 1 にそれぞれ接続されている。したがって、走査バスライン用の製造用電圧印加電極端子 3 0 にプロー

ブピン等を介して電圧を印加することで、全ての走査バスラインに電圧を印加させることができる。同様に、T F T 基板用基板 1 0 上に形成された信号バスラインの各引き出し電極はその端部で信号バスライン共通電極 4 1 にそれぞれ接続されている。したがって、信号バスライン用の製造用電圧印加電極端子 4 0 にプローブピン等を介して電圧を印加することで、全ての信号バスラインに電圧を印加させることができる。

【 0 0 3 4 】 図 8 はプローブピンを用いずに C O G 端子部および T A B 端子部に直接 C O G 実装および T A B 実装することで電圧を印加する例を示している。C F 基板用基板 2 0 との貼り合わせ前の T F T 基板用基板 1 0 に対して電気回路の良否を判定可能なアレイ検査装置を用いる場合には、アレイ検査装置の測定原理上、各バスライン端子と共通電極部との間には高抵抗素子が必要となるので、共通接続ラインからの電圧供給ができない。この場合でも、T A B 実装部にプロービングすることで電圧供給が可能となる。また、プロービングではなく、直接 T A B 実装または C O G 実装をすることで電圧供給することも可能である。

【 0 0 3 5 】 図 9 および図 1 0 は、隣接する L C D パネル領域間のバスライン接続を示している。一対のマザーガラスに複数枚の L C D パネル領域が配置されている多面取り品種では、電圧印加用の端子部が内部にあり、各々の L C D パネル領域に電圧を印加するのが困難となる。この場合には、図 9 および図 1 0 に示すように、各 L C D パネル領域の走査バスラインおよび信号バスラインをそれぞれ相互に接続することで、全ての L C D パネル領域に電圧を印加することができる。

【 0 0 3 6 】 図 9 はアレイ検査に対応したバスライン引き出し構成を示している。図 9 における左右方向に隣接する各 L C D パネル領域 P の走査バスラインを相互に接続し、図 9 の右端側の L C D パネル領域 P の走査バスラインはそれぞれ検査用抵抗 3 2 を介して走査バスライン共通電極配線 3 3 に電気的に接続する。検査用抵抗 3 2 の一端側にはアレイ検査のために電圧情報等を取り出すための T A B 用端子 3 4 を設けている。図 9 における上下方向に隣接する各 L C D パネル領域 P の信号バスラインを相互に接続し、図 9 の下端側の L C D パネル領域 P の信号バスラインはそれぞれ検査用抵抗 4 2 を介して信号バスライン共通電極配線 4 3 に電気的に接続されている。検査用抵抗 4 2 の一端側にはアレイ検査のために電圧情報等を取り出すための T A B 用端子 4 4 を設けている。

【 0 0 3 7 】 各バスラインは基板端部に設けられた共通電極配線 3 3、4 3 に対して所定の抵抗値を有する検査用抵抗を介して接続されているため、アレイ検査が可能である。このアレイ検査では、スイッチング素子である T F T をオン状態に制御し、L C D パネル領域 P の各画素に電荷の書き込みを行って各画素の画素容量や補助容

10

20

30

40

50

量等を充電する。その後、TFTをオフ状態に制御し、各画素に書き込まれた電荷を読み出す。具体的には、検査用抵抗32、42の両端に発生する電圧を演算増幅器等を介して検出する。これにより、画素毎に欠陥の有無を検査できる。ただし、多面取りの状態では隣接するLCDパネル領域Pのバスラインが接続されているため、複数のLCDパネル領域Pを一つのLCDパネル領域として検査することになる。

【0038】各LCDパネル領域P間のバスライン接続部(各LCDパネル領域P間の電極接続配線)は、各LCDパネル領域Pを切り出して個々のLCDパネルに分割した後は、切断部に電極配線(電極メタル)が露出することになる。そこで、各LCDパネル領域P間の電極を透明電極材料であるITO(インジウム・ティン・オキサイド)によりブリッジ接続することで、耐腐食性に強いパネル構造を実現できる。この方式によって、一対のマザーガラスに複数枚配置されたLCDパネル領域Pに対して、切断(スクライブ・ブレイク)工程前に一括して電圧印加が可能のため、検査工数が短縮される。

【0039】図10はアレイ検査を必要としない多面取り基板のバスライン引き出し構成を示している。アレイ検査を必要としない多面取り基板では、各表示パネルの走査バスラインを走査バスライン共通配線51を介して走査バスライン用電圧印加端子52へ接続するとともに、各LCDパネル領域Pの信号バスラインを信号バスライン共通配線61を介して信号バスライン用電圧印加端子62へ接続する。各電圧印加端子52、62はマザーガラスの端部に配置して露出させる。なお、図10では走査バスライン用電圧印加端子52を4箇所、信号バスライン用電圧印加端子62を3箇所に設ける例を示したが、各電圧印加端子52、62はそれぞれ1箇所に設けるようにしてもよい。

【0040】図11は2個のLCDパネル領域Pを180度回転させて配置した例を示している。また、図12は4個のLCDパネル領域Pを90度ずつ回転させて配置した例を示している。1枚の基板からの面取り数が4面以下で、かつ各LCDパネル領域Pの電圧印加端子を設けた辺が2辺以下である場合は、各LCDパネル領域Pの向きを異ならせて配置することで、各LCDパネル領域Pの電圧印加部をマザーガラスの外周部に配置させることができる。

【0041】図11に示すように2個のLCDパネルを多面取りする場合には、各LCDパネル領域Pの向きを180度回転させて配置することで、各電圧印加端子部71、72をマザーガラスの外周部に配置できる。

【0042】図12に示すように4個のLCDパネルを多面取りする場合には、各LCDパネル領域Pの向きをそれぞれ90度ずつ回転させた向きで配置することで、各電圧印加端子部71、72をマザーガラスの外周部に配置できる。

【0043】なお、図11および図12では走査バスラインの全端子および信号バスラインの全端子をマザーガラスの外周部に引き出す例を示したが、図2～図5および図7に示したように、走査バスラインを共通電極配線等で相互に接続して走査バスライン用の共通電極パッド(製造用電圧印加電極端子)を1個または数個設け、信号バスラインを共通電極配線等で相互に接続して信号バスライン用の共通電極パッドを1個または数個設ける構成としてもよい。

【0044】本発明は上記実施の形態に限定されず種々の変形が可能である。例えば、上記実施の形態では、多面取り用の基板としてガラス基板を用いた例で説明したが、本発明はこれに限らず、例えばプラスチック等からなる絶縁性基板を用いることができる。また、上記実施の形態では、透過型液晶表示装置を例にとって説明したが、本発明はこれに限らず、反射型液晶表示装置や半透過型液晶表示装置にももちろん適用可能である。

【0045】以上説明した本実施の形態による液晶表示パネルの製造方法は、以下のようにまとめられる。

(付記1) 多面取り用の第1の基板に所定量の液晶を滴下する液晶滴下工程と、前記液晶が滴下された前記第1の基板に第2の基板を貼り合せ、多数枚分の液晶表示パネル領域を形成する基板貼り合せ工程と、貼り合わせた一対の前記第1及び第2の基板を個々の液晶表示パネルに分割する分割工程の前に、前記第1又は第2の基板に設けられた電極端子から前記液晶表示パネル領域に所定の電圧を印加する電圧印加工程とを有することを特徴とする液晶表示パネルの製造方法。

【0046】(付記2) 付記1記載の液晶表示パネルの製造方法において、前記電圧印加工程は、前記液晶表示パネル領域の表示欠陥を検出する表示欠陥検査工程を有することを特徴とする液晶表示パネルの製造方法。

【0047】(付記3) 付記1又は2に記載の液晶表示パネルの製造方法において、前記電圧印加工程は、電圧を印加しながら前記液晶に紫外線を照射して前記液晶成分中のモノマーを重合させる工程を有することを特徴とする液晶表示パネルの製造方法。

【0048】(付記4) 付記1又は2に記載の液晶表示パネルの製造方法において、前記電圧印加工程は、電圧を印加しながら前記液晶を加熱して前記液晶の配向を制御する配向制御工程を有することを特徴とする液晶表示パネルの製造方法。

【0049】(付記5) 付記1乃至4のいずれか1項に記載の液晶表示パネルの製造方法において、前記第1又は第2の基板に設けられた前記電極端子の端子面を露出させる端子面露出工程をさらに有することを特徴とする液晶表示パネルの製造方法。

【0050】(付記6) 付記5記載の液晶表示パネルの製造方法において、前記端子面露出工程は、前記端子面が露出するように、同一サイズの前記第1及び第2の基

板を相対的にずらすことを特徴とする液晶表示パネルの製造方法。

【0051】（付記7）付記5記載の液晶表示パネルの製造方法において、前記端子面露出工程は、前記端子面が露出するように、前記第1及び第2の基板を貼り合わせた後に、前記端子面に対向する基板領域を切断することを特徴とする液晶表示パネルの製造方法。

【0052】（付記8）付記5記載の液晶表示パネルの製造方法において、前記端子面露出工程は、前記端子面が露出するように、基板サイズの異なる前記第1及び第2の基板を重ね合わせることを特徴とする液晶表示パネルの製造方法。

【0053】（付記9）付記1乃至8のいずれか1項に記載の液晶表示パネルの製造方法において、前記電圧印加工程は、前記電極端子に対しTAB実装またはCOG実装して電圧を印加することを特徴とする液晶表示パネルの製造方法。

【0054】（付記10）付記1乃至8のいずれか1項に記載の液晶表示パネルの製造方法において、前記電圧印加工程は、前記多数枚の液晶表示パネル領域の走査バスラインを相互に電気的に接続するとともに信号バスラインを相互に電気的に接続し、相互に接続された前記走査バスラインの各ラインをそれぞれ所定の抵抗を介して走査バスライン用の前記電極端子に接続し、相互に接続された前記信号バスラインの各ラインをそれぞれ所定の抵抗を介して信号バスライン用の前記電極端子に接続してそれぞれ電圧を印加することを特徴とする液晶表示パネルの製造方法。

【0055】（付記11）付記1乃至8のいずれか1項に記載の液晶表示パネルの製造方法において、前記電圧印加工程は、前記多数枚の液晶表示パネル領域の走査バスラインを直接、走査バスライン用の前記電極端子に接続し、前記多数枚の液晶表示パネル領域の信号バスラインを直接、信号バスライン用の前記電極端子に接続してそれぞれ電圧を印加することを特徴とする液晶表示パネルの製造方法。

【0056】（付記12）付記1乃至11のいずれか1項に記載の液晶表示パネルの製造方法において、前記多数枚の液晶表示パネル領域は、互いに所定角度で回転して配置されていることを特徴とする液晶表示パネルの製造方法。

【0057】

【発明の効果】以上説明したように本発明に係る液晶表示パネルの製造方法によれば、液晶表示パネルのセル化工程に必要な検査、あるいはポリマーを利用した液晶配向安定化工程や配向処理の工程を基板切断前に実施できるため、電圧印加作業工程を短縮でき、製造コストの低減ができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態に係る液晶表示パネルの

製造方法の工程図である。

【図2】本発明の一実施の形態に係る液晶表示パネルの製造方法において、一对のマザーガラスの配置と製造用電圧印加電極端子の配置を示しており、異なるサイズのマザーガラスを貼り合わせた例を示す図である。

【図3】本発明の一実施の形態に係る液晶表示パネルの製造方法において、一对のマザーガラスの配置と製造用電圧印加電極端子の配置を示しており、同一サイズのマザーガラスをずらして貼り合わせた例を示す図である。

10 【図4】本発明の一実施の形態に係る液晶表示パネルの製造方法において、一对のマザーガラスの配置と製造用電圧印加電極端子の配置を示しており、同一サイズまたは異なるサイズのマザーガラスを向きを異ならせて貼り合わせた例を示す図である。

【図5】本発明の一実施の形態に係る液晶表示パネルの製造方法において、一对のマザーガラスの配置と製造用電圧印加電極端子の配置を示しており、同一サイズのマザーガラスを貼り合わせた後に一方のマザーガラスを切断した例を示す図である。

20 【図6】本発明の一実施の形態に係る液晶表示パネルの製造方法において、TAB端子部を利用して電圧を印加する電圧印加方法を説明する図である。

【図7】本発明の一実施の形態に係る液晶表示パネルの製造方法において、共通電極端子を利用して電圧を印加する電圧印加方法を説明する図である。

【図8】本発明の一実施の形態に係る液晶表示パネルの製造方法において、TAB実装またはCOG実装によって電圧を印加する電圧印加方法を説明する図である。

30 【図9】本発明の一実施の形態に係る液晶表示パネルの製造方法において、隣接するLCDパネル領域P間のバスライン接続およびアレイ検査に対応したバスライン引き出し構成を示す図である。

【図10】本発明の一実施の形態に係る液晶表示パネルの製造方法において、隣接するLCDパネル領域P間のバスライン接続およびアレイ検査を必要としない多面取りマザーガラスのバスライン引き出し構成を示す図である。

【図11】本発明の一実施の形態に係る液晶表示パネルの製造方法において、2枚のLCDパネル領域Pを180度回転させて配置した例を示す図である。

40 【図12】本発明の一実施の形態に係る液晶表示パネルの製造方法において、4枚のLCDパネル領域Pを90度ずつ回転させて配置した例を示す図である。

【図13】真空注入法を適用した従来の液晶表示パネルの製造方法の工程図である。

【図14】滴下注入法を適用した従来の液晶表示パネルの製造方法の工程図である。

【符号の説明】

10 TFT基板用基板

20 CF基板用基板

50

13

14

30、40、52、62、71、72 製造用電圧印加
電極端子

31 走査バスライン共通電極

32、42 検査用抵抗

33 走査バスライン共通電極配線

33、34 TAB用端子

41 信号バスライン共通電極


43 信号バスライン共通電極配線

51 走査バスライン共通配線


61 信号バスライン共通配線

P 液晶表示パネル


【図 1】




【図 2】




【図 6】




【図 7】




【図 3】




【図 4】




【図 5】




【図 8】




【図 9】




【図 10】



【図 12】




【図 11】




【図 14】

従来の滴下注入方式でのセル化工程



【図 13】

従来の真空注入方式でのセル化工程



フロントページの続き

(72)発明者 丸山 嘉昭

神奈川県川崎市中原区上小田中 4 丁目 1 番

1 号 富士通株式会社内

F ターム(参考) 2H088 FA02 FA03 FA04 FA06 FA07
FA09 FA11 FA18 FA26 HA01
HA03 HA08 MA18 MA20
2H090 JB02 JC13 LA02 LA03 LA04
MB01 MB13